Vestavěné systémy pro zpracování videa v reálném čase
Navrhujeme a realizujeme vestavěné systémy pro zpracování videa v reálném čase. Titulní obrázek demonstruje vestavěnou implementaci algoritmu „Lucas Kanade Dense Optical Flow” ve Full HD s rychlostí 60 snímků za vteřinu.

Vestavěné systémy pro zpracování videa v reálném čase jsou potřebné pro předzpracování dat vstupujících do AI algoritmů umělé inteligence. Podporujeme AMD Zynq systémy (32 bitová jádra procesorů, 28 nm technologie) a AMD Zynq Ultrascale+ systémy (64 bitová jádra procesorů, 16 nm technologie) s programovatelnou logikou v jediném integrovaném obvodu.
AMD integrovaný obvod je umístěn na HW modulu spolu s DDR4 pamětí a běží na něm operační systém Linux. V oddělení do něj integrujeme HW akcelerátory v jeho části tvořené programovatelnými logickými obvody tak, abychom dosáhli vysokého výkonu pro danou aplikaci, a to při únosné celkové spotřebě energie potřebné pro napájení obvodu.
Zde je příklad našeho HW akcelerátoru “Single Instruction Multiple Data (SIMD)”, který pracuje s 32 bitovou aritmetikou s plovoucí řádovou čárkou. Paralelně počítá například algoritmus s maticovými operacemi. Konkrétní SIMD algoritmus lze měnit v reálném čase a to změnou programu pro řadič HW akcelerátoru. Paralelně je možné použít HW akcelerátor pro „Lucas Kanade Dense Optical Flow” (LK-DOF). Algoritmus počítá a zobrazuje pro každý bod relativní směr pohybu a relativní rychlost pohybu bodu vůči blízkému okolí.
Toto je příklad dosažené akcelerace pro násobení matic v plovoucí řádové čárce na osmi SIMD akcelerátorech v jediném čipu a to ve srovnání se SW výpočtem na jednom procesorovém jádře (Intel PC) nebo ve srovnání se SW výpočtem na čtyř-jádrovém ARM procesoru ve stejném AMD čipu.
HW akcelerovaný LK-DOF algoritmus na AMD ZU15 čipu implementovaný v SW pracuje rychlostí jen 0.1 snímku za vteřinu, zatímco HW akcelerovaná verze je 600 krát rychlejší.
Související publikace:
- SAU, Carlo, et al. Design and management of image processing pipelines within CPS: Acquired experience towards the end of the FitOptiVis ECSEL Project. Microprocessors and Microsystems, 2021, 87: 104350.
Links
Kontaktní osoba


